export_design - 2023.2 日本語

Vitis 高位合成ユーザー ガイド (UG1399)

Document ID
UG1399
Release Date
2023-12-18
Version
2023.2 日本語

説明

生成された RTL コードを、Vivado Design Suite で使用できるようにパッケージ IP として、または Vitis アプリケーション アクセラレーション開発フロー用のコンパイル済み Vitis カーネル オブジェクト (.xo) としてパッケージおよびエクスポートします。

サポートされるフォーマットは次のとおりです。

  • IP カタログに含める Vivado IP。
  • Vitis アプリケーション アクセラレーション カーネル (.xo)。
  • 合成済みまたはインプリメント済みデザイン チェックポイント (DCP)。
  • System Generator for DSP ツールで使用する Vivado IP および ZIP アーカイブ。

パッケージされたプロジェクトは、アクティブ ソリューションの solution/impl フォルダーに保存されます。

構文

export_design [OPTIONS]

オプション

-description <string>
IP をパッケージする場合に使用し、生成された IP のカタログでの説明を指定します。
-display_name <string>
IP をパッケージする場合に使用し、生成された IP のカタログでの名前を指定します。
-flow (syn | impl)
Vivado 合成およびインプリメンテーションを使用して、生成した RTL のより正確なタイミングと使用量データを取得します。syn を指定すると、RTL 合成が実行されます。impl オプションを指定すると、RTL 合成とインプリメンテーション (RTL ネットリストの詳細な配置配線を含む) の両方が実行されます。Vitis HLS の IDE では、これらのオプションは Vivado Synthesis および Vivado Synthesis, place and route stage というチェック ボックスです。
-format (ip_catalog | xo | syn_dcp | sysgen)
IP をパッケージするフォーマットを指定します。サポートされるフォーマットは、次のとおりです。
ip_catalog
AMD IP カタログに追加するのに適切なフォーマット。
ip_catalog
AMD IP カタログに追加するのに適切なフォーマット。
xo
Vitis アプリケーション アクセラレーション フローにおける v++ コンパイラでのリンクに適切なフォーマット。
syn_dcp
Vivado Design Suite の合成済みチェックポイント ファイル。このオプションを使用すると、RTL 合成が自動的に実行されます。オプションで Vivado インプリメンテーションを追加することも可能です。
sysgen
System Generator で使用される Vivado IP および .zip アーカイブを生成します。
-ipname <string>
生成する IP の Vendor:Library:Name:Version (VLNV) 識別子の名前 (Name) 要素を指定します。
-library <string>
生成する IP の Vendor:Library:Name:Version (VLNV) 識別子のライブラリ (Library) 要素を指定します。
-output <string>
出力される IP、XO、または DCP ファイルのパスおよびファイル名を指定します。-output を指定しない場合、デフォルトでは、ファイルは現在のプロジェクトの solution/impl フォルダーに保存されます。
-rtl (verilog | VHDL)
-flow オプションを指定した場合に使用する HDL を選択します。指定しない場合、Vivado 合成済みネットリストのデフォルト言語は Verilog です。
-taxonomy <string>
IP をパッケージする場合に使用し、生成された IP のカタログでのカテゴリを指定します。
-vendor <string>
生成する IP の Vendor:Library:Name:Version (VLNV) 識別子のベンダー (Vendor) 要素を指定します。
-version <string>
生成する IP の Vendor:Library:Name:Version (VLNV) 識別子のバージョン (Version) 要素を指定します。

Vitis アプリケーション アクセラレーション フロー用の RTL をエクスポートします。

export_design -format xo

RTL を Vivado IP カタログ フォーマットの VHDL コードとしてエクスポートします。Vivado 合成ツールで VHDL が合成され、より正確なタイミングと使用量データが取得されます。

export_design -rtl vhdl -format ip_catalog -flow syn