条件識別子 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: 合成 (UG901)

Document ID
UG901
Release Date
2023-11-01
Version
2023.2 日本語

Vivado 合成では、ツールまたはバージョンに基づいて合成を制御するのに使用可能な条件識別子がサポートされます。

たとえば、次のコードは、ツールが合成ツールの場合、余分な出力を生成します。


entity my_ent is port(
clk : in std_logic;
in1, in2 : in std_logic;
`if TOOL_TYPE = "SYNTHESIS" then
new_out : out std_logic;
`end if
out1 : out std_logic;

Vivado 合成では、次の条件識別子がサポートされます。

表 1. 条件識別子
識別子
VHDL_VERSION “2023.1”
TOOL_TYPE “SYNTHESIS”
TOOL_VENDOR “AMD/XILINX”
TOOL_NAME “Vivado”
TOOL_EDITION “ML Editions”
TOOLS_VERSION “2023.1”
VHDL_VERSION “2019”
注記: これらの IDENTIFIERS の値では大文字/小文字が区別されます。