Verilog のパラメーターには、次の特徴があります。
- 簡単に再利用および拡張可能なパラメーター指定コードを作成できます。
- コードを読みやすくし、コンパクトで管理しやすいものにします。
- これらの機能は、次のように記述します。
- バス サイズ
- デザイン ユニットの特定の反復エレメントの量
- Verilog パラメーターは定数です。パラメーター モジュールの各インスタンシエーションで、デフォルトの演算子の値を変更可能です。
- VHDL のジェネリックと同等です。null 文字列パラメーターはサポートされていません。
ジェネリック コマンド ライン オプションを使用すると、最上位デザイン ブロックで定義される Verilog パラメーターを再定義できます。これにより、ソースコードを変更しなくてもデザインを簡単に変更できます。これは、IP コアの生成およびフロー テストで便利な機能です。