制御セットとは、SRL、LUTRAM、CLB、または IMUX レジスタを駆動する制御信号 (セット/リセット、クロック イネーブル、クロック) をまとめたもので、制御信号の固有の組み合わせに対して固有の制御セットが作成されます。Versal アダプティブ SoC スライス内ではすべてのレジスタで制御信号が共有され、これが異なる制御セットを使用するレジスタの同じスライスへのパックを決定するので、この概念は重要です。たとえば、ある制御セットを持つレジスタのロードが 1 つのレジスタのみの場合、そのレジスタが含まれるスライスにあるほかのレジスタは、異なるクロックまたはセット/リセット信号のレジスタには使用できません。詳細は、 『Versal アダプティブ SoC コンフィギャラブル ロジック ブロック アーキテクチャ マニュアル』 (AM005) のこのセクションを参照してください。
デザインに含まれる固有の制御セットの数が多すぎると、リソースが無駄に使用されたり、配置オプションが少なくなったりすることがあり、消費電力が増加して達成可能なクロック周波数が低下します。制御セットを少なくすると、配置のオプションが多くなり、柔軟性も向上するので、通常結果は改善します。