カーネル インターフェイス - 2023.2 日本語

Versal アダプティブ SoC ハードウェア、IP、およびプラットフォーム開発設計手法ガイド (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 日本語

AMD では、PL カーネルは次のインターフェイスを使用して作成することを強くお勧めします。

  • 少なくとも 1 つのクロックと 1 つのリセットを持つインターフェイス
  • 標準 AXI インターフェイス:
    • メモリ マップド AXI4 インターフェイス: NoC を介したメモリ マップド転送に使用
    • AXI4-Stream: その他の PL カーネル、AI エンジン グラフ、またはストリーミング プラットフォーム ポートへの接続
    • AXI4-Lite: PS での制御用 (ソフトウェアで制御可能なカーネルのみ)

詳細は、 『Vitis 統合ソフトウェア プラットフォーム資料: アプリケーション アクセラレーション開発』 (UG1393)このセクションを参照してください。

標準 AXI インターフェイスを使用すると、Vitis ツール フローによるデザイン オートメーションが可能になり、手動の作業およびエラーの発生しやすい作業が削減されます。PL カーネルに AXI 以外のインターフェイスを使用することも可能ですが、この場合、 『Vitis 統合ソフトウェア プラットフォーム資料: アプリケーション アクセラレーション開発』 (UG1393)このセクションに説明されているように、Vitis リンク段階で connectivity.connect オプションを使用して各非 AXI 信号を手動で接続する必要があります。