SelectMAP

SelectMAP 总线的通用开发板设计指南

• SMAP_IO[31:0] 与 SMAP_CLK 信号之间的偏差应在 ± 25 ps 范围内。
• 请勿使 SMAP_CLK 保持浮动，也不得使其保持在 VIL 与 VIH 之间。
• SMAP_CLK 是关键信号。确保此信号上的信号完整性良好。
• 请将 SMAP_CS_b 连接至 4.7 kΩ 上拉电阻，以确保在上电和微处理器初始化期间取消选中 Versal 器件 SelectMAP。
• 请将 SMAP_RDWR_b 连接至 4.7 kΩ 下拉电阻，以确保在上电和微处理器初始化期间，SelectMAP 目标默认为写入方向。
• 如果使用 POR_B 来对 Versal 器件配置进行复位/清零，则请以开漏驱动程序来驱动 POR_B。
  • 例如，该控制器不应将 POR_B 驱动至高电平，因为其他器件可能会将 POR_B 驱动至低电平。
• 请确保满足 Versal 器件的 VIH/VIL 和 VOH/VOL 电平要求
  • 值可以在 Versal 自适应 SoC 数据手册的“PSIO 电平”章节中找到。
  • 务必为所使用的电压选择正确的电压电平（LVCMOS18、LVCMOS33）。

多个独立目标器件 SelectMAP 的开发板设计指南

• 控制器应针对每个目标都具有独立的 SMAP_BUSY 管脚。
• 控制器应针对每个目标都具有独立的 SMAP_CS_b 管脚。
• 控制器应针对每个目标都具有独立的 SMAP_RDWR_b 信号。
• 如果控制器监控发现 DONE，它应使用“AND”将来自每个目标的各 DONE 线路组合在一起。
• 如果控制器监控发现 ERROR_OUT，它应单独监控每个目标的 ERROR_OUT，或者使用“OR”将来自每个目标的各 ERROR_OUT 线路组合在一起。
• 对于高级用例，适用于并行写入的“Ganged SelectMAP”（联动 SelectMAP）设置不支持回读。