PCB 噪声

Versal 自适应 SoC PCB 设计 用户指南 (UG863)

Document ID
UG863
Release Date
2023-09-14
Revision
1.7 简体中文

PCB 噪声可能是由于在同一层上或通过相邻层从一个内电层耦合到另一个内电层而产生的。

降低 VCCINT 与 VCC_RAM 之间的 PCB 噪声

请勿将敏感电源轨靠近 PCB 上产生噪声的电源轨。为此,最好采用接地 - 电源 - 接地层排列。但如果使用接地 - 电源 - 电源 - 接地结构,请确保电源层之间的距离大到足以减少噪声耦合,或者不将敏感电源轨直接布局在产生噪声的电源轨的上方/下方。

在 PCB 上添加额外的旁路电容,以降低电源轨的阻抗。这需要进行仿真,并对噪声进行正确建模。这对于低频噪声最为有效,因为降低高频噪声可能需要大量适当大小的电容器。

通过物理屏障(如铁氧体磁珠或小导管内电层分段)将 VCCINT 和 VCC_RAM 隔开(见图),可以防止一条电源轨上的高频噪声到达另一条电源轨。然而,这种分隔也会导致穿过磁珠/导管的 IR 压降过大,这会阻碍低频旁路去耦响应。在每个相应电源轨的 BGA 球附近,可能需要适用于较低频率的额外旁路电容器。

图 1. VCCINT 与 VCC_RAM 组合