TXUSRCLK の生成

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

TX インターフェイスには、パラレル クロックの TXUSRCLK があります。TXUSRCLK で必要なレートは、GTYE5_QUAD プリミティブのインターフェイス幅および GTY トランシーバーの TX ライン レートによって決まります。TX 非同期ギアボックスを使用する場合を除き、TXUSRCLK の必要なレートは 図 1 で求めることができます。

図 1. TXUSRCLK

TXUSRCLK は、GTY トランシーバーの TX 側に入るすべての信号に対する内部同期クロックです。GTY トランシーバーの TX 側に入力される信号のほとんどは、TXUSRCLK の立ち上がりエッジで取り込まれます。