次の図に、4 バイト インターフェイス (TX_DATA_WIDTH = 32 (4 バイト)、TX_INT_DATAWIDTH = 1 (4 バイト) を通常モード (CH*_TX_PCS_CFG0[2] =1'b0) で使用した場合の 64B/66B エンコードで、TX ギアボックスへ入力されるデータおよび TX ギアボックスから出力されるデータの最初の 4 サイクルを例示します。入力は 2 ビットのヘッダーと 32 ビットのデータで構成されています。最初のサイクルで、ヘッダーと 30 ビットのデータが TX ギアボックスから出力されます。2 番目のサイクルでは、前のサイクルの TXDATA で残った 2 ビットのデータが、現在の TXDATA からの 30 ビット データと共に TX ギアボックスから出力されます。3 番目のサイクルでは、TX ギアボックスの出力に、最初の 66 ビット ブロックからの残りの 2 ビット データ、2 番目の 66 ビット ブロックのヘッダー、および 2 番目の 66 ビット ブロックからの 28 ビット データが含まれます。
図 1. 通常モード (CH*_TX_PCS_CFG0[2] =
1’b0) における TX ギアボックスのビット順
上図について説明します。
- IEEE802.3ae の命名規則に従って、H1、H0 はそれぞれ TxB0、TxB1 に対応し、以降も同様です。