シングル レーン非同期ギアボックス モードでは、TXUSRCLK ドメインを使用して TXPHYCLK ドメインのロジックを駆動します。TX ファブリック インターフェイスのデータ幅が内部データ幅の 2 倍の場合、TX バッファーは 2:1 REG によってバイパスされます。2:1 REG を使用するには、図 1 と同じ位相アライメントの手順を実行する必要があります。2:1 REG での連続位相アライメントは、データパスを通過するデータのレイテンシに影響を与えないため、このユース ケースでもレイテンシは確定的であることに注意してください。
図 1. TX バッファー バイパス (シングル レーン、非同期ギアボックスあり) (2:1 モード)
シングル レーン 2:1 モードで非同期ギアボックスをイネーブルにした TX バッファーをバイパスするには、トランシーバーを次のように設定します。
- CH*_TX_PCS_CFG0[5] =
1'b1
(USE_BG) - CH*_TX_PHALIGN_CFG0[31] =
1'b1
(DLY_ALIGN_EN) - CH*_TX_PHALIGN_CFG0[30] =
1'b1
(PH_ALIGN_EN) - CH*_TX_PHALIGN_CFG0[17:16] =
2'b00
(SYNC_MODE) - CH*_TX_PHALIGN_CFG0[15] =
1'b0
(SYNC_MULTI_LANE) - CH*_TX_PHALIGN_CFG0[14] =
1'b1
(TXBUF_BYPASS_MODE) - CH*_TX_PHALIGN_CFG1[2:1] =
2'b00
(CHAIN_MODE) - CH*_TX_PHALIGN_CFG1[0] =
1'b1
(ASYNC_GBOX_PHALIGN_EN) - CH*_PIPE_CTRL_CFG7[2:0] =
3'b011
、3'b100
、または3'b101
(TXOUTCLKCTL) TXOUTCLK のソースとしてトランシーバー基準クロックまたはプログラマブル分周器のクロックを選択