TX のファブリック クロック出力制御 に示す TX プログラマブル分周器は、パラレル出力クロックを生成するために PLL 出力クロックの 1 つを使用します。トランシーバー PLL、TX プログラマブル分周器、および BUFG_GT を使用することにより、CH*_TXOUTCLK (TXOUTCLKSEL = 101) をインターコネクト ロジックのクロック ソースとして利用できます。サポートされる分周器の値は、4、5、5.5、8、10、16、16.5、20、32、33、および 40 です。
TX_PROGCLK_SEL で制御される高速クロックのマルチプレクサーは、アプリケーションの要件に基づいて設定されます。
-
00: ポスト TX 位相インターポレーター (PI) のクロック パスは、TX PI で作成された PPM オフセットを使用してパラレル クロックを生成する目的で使用できます。この場合、1 つのトランシーバー PLL がデータパスおよびクロック生成パスで共有されます。チャネルまたはソース PLL がリセットされると、クロック信号に割り込みが発生します。 -
01: プリ TX PI クロック パスは、最小レイテンシまたは固定レイテンシが要件となるアプリケーションをサポートするためにシステム クロックを生成する目的で使用できます。この場合、1 つのトランシーバー PLL がデータパスおよびクロック生成パスで共有されます。チャネルがリセットされた場合にのみ、クロック信号に割り込みが発生します。 -
10: リコンフィギュレーション中に LCPLL クロックに割り込みが発生する可能性があるアプリケーションでは、バイパス データパスを使用することで、インターコネクト ロジックに対して安定したパラレル クロックが生成されるように RPLL を柔軟に使用できるようになります。