RPLL のリセット

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

RPLL は、使用前にリセットが必要です。各トランシーバー クワッドには、2 つの RPLL のそれぞれに対する専用のリセット ポートがあります。次の図に示すように、RPLLRESET は RPLL をリセットする入力信号です。RPLLLOCK は、リセット プロセスの完了を示す出力信号です。この非同期 RPLLRESET 信号のパルス幅のガイドラインは、基準クロックの 1 周期分です。1 回の RPLLRESET パルスの後、内部リセット コントローラーが内部 RPLL リセットを生成し、この後に内部 SDM リセットが実行されます。RPLL がロックされるまでの時間は、帯域幅の設定やクロック周波数などの影響を受けます。

図 1. RPLL リセットのタイミング図