TX バッファー バイパス (マルチ レーン自動モード、非同期ギアボックスあり) (1:1 モード)

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

マルチ レーン非同期ギアボックス モードでは、TXUSRCLK ドメインを使用して TXPHYCLK ドメインのロジックを駆動します。TX 内部データ幅がファブリック インターフェイスのデータ幅に等しい場合、TX バッファーは直接バイパスされ、非同期ギアボックス FIFO がクロック位相補正機能を提供します。このモードでは、レイテンシは確定的であり、非同期ギアボックス FIFO が測定されたレイテンシを提供できます。非同期ギアボックス FIFO のレイテンシを読み出す方法の詳細は、TX 非同期ギアボックス を参照してください。

この特定の使用モードでは、非同期ギアボックス FIFO が位相補正機能を提供するため、TX 位相アライメントの手順を実行する必要はありません。

  • CH*_TX_PCS_CFG0[5] = 1'b1 (USE_BG)
  • CH*_TX_PHALIGN_CFG0[31] = 1'b0 (DLY_ALIGN_EN)
  • CH*_TX_PHALIGN_CFG0[30] = 1'b0 (PH_ALIGN_EN)
  • CH*_TX_PHALIGN_CFG0[17:16] = 2'b00 (SYNC_MODE) (マルチ レーン非同期ギアボックス モードでは、すべてのレーンをスレーブとして設定)
  • CH*_TX_PHALIGN_CFG0[15] = 1'b1 (SYNC_MULTI_LANE)
  • CH*_TX_PHALIGN_CFG0[14] = 1'b1 (TXBUF_BYPASS_MODE)
  • CH*_TX_PHALIGN_CFG1[2:1] = 2'b00 (CHAIN_MODE)
  • CH*_TX_PHALIGN_CFG1[0] = 1'b1 (ASYNC_GBOX_PHALIGN_EN)
  • CH*_PIPE_CTRL_CFG7[2:0] = 3'b0113'b100、または 3'b101 (TXOUTCLKCTL) TXOUTCLK のソースとしてトランシーバー基準クロックまたはプログラマブル分周器のクロックを選択