デバッグ ハブ - 2023.2 日本語

7 シリーズおよび AMD UltraScale™ アーキテクチャの場合、Vivado デバッグ ハブは、FPGA の JTAG バウンダリスキャン (BSCAN) インターフェイスと、次のタイプのコアを含む Vivado デバッグ コアとの間のインターフェイスを提供します。

• ILA (Integrated Logic Analyzer)
• VIO (Virtual Input/Output)
• Integrated Bit Error Ratio Tester (IBERT)
• JTAG-to-AXI
• メモリ IP
  重要: Vivado デバッグ ハブ コアをデザインにインスタンシエートすることはできません。これは opt_design の段階で Vivado により挿入されます。