CSI2 Tx サブシステムのレイテンシとは、CSI2 Tx コントローラーのレイテンシ と PHY のレイテンシの合計となります。
CSI2 Tx コントローラーのレイテンシ: tlast (AXIS インターフェイス上) がアサートされてから、tx_requesths (PPI 信号) が立ち上がるまでの時間。
PHY のレイテンシ: tx_requesths (PPI 信号) 立ち上がりエッジが検出されてから、シリアル ラインで HS-REQ (例: LP-01) が検出されるまでの時間。
|
データ型 |
最大 BPC |
ピクセル モード |
ライン バッファーの深さ |
レーン |
ライン レート |
s_axis_clk
|
パケット長
|
CSI2 Tx コントローラー レイテンシ (txbyteclkhs)
|
DPHY
(txbyteclkhs) |
サブシステム
レイテンシ
(txbyteclkhs)
|
|---|---|---|---|---|---|---|---|---|---|---|
|
RAW8 |
20 |
1 |
1024 |
1 |
1500 |
187.5 |
1920 |
21 |
4 |
25 |
|
RAW10 |
10 |
2 |
1024 |
2 |
1500 |
150 |
1920 |
19 |
4 |
23 |
|
RGB565 |
8 |
4 |
1024 |
4 |
1500 |
93.75 |
1920 |
502 |
4 |
506 |
|
RGB888 |
8 |
2 |
1024 |
4 |
1500 |
125 |
1920 |
21 |
4 |
265 |
|
RGB888 |
8 |
1 |
1024 |
4 |
1500 |
250 |
1920 |
17 |
4 |
21 |
|
YUV422 |
8 |
1 |
1024 |
3 |
1500 |
281 |
1920 |
19 |
4 |
23 |
|
YUV22-10 |
10 |
4 |
1024 |
4 |
1500 |
75 |
1920 |
746 |
4 |
750 |
|
YUV22-10 |
10 |
1 |
1024 |
4 |
1500 |
300 |
1920 |
18 |
4 |
22 |
注記: 上の表は、AXIS インターフェイスで、PHY のライン開始、ライン終了パケット、連続クロック モードを無効に設定した場合を示しています。