Table: MIPI CSI-2 TX Controller コアのレジスタ に、ファームウェアからアドレス指定可能な MIPI CSI-2 TX Controller コアの各レジスタの名称、アドレス、説明を示します。
|
アドレス オフセット |
レジスタ名 |
説明 |
|---|---|---|
|
0x00 |
コア コンフィギュレーション |
コアのコンフィギュレーション オプション |
|
0x04 |
プロトコル コンフィギュレーション |
プロトコルのコンフィギュレーション オプション |
|
0x08 |
予約 (1) |
|
|
0x0C |
予約 |
|
|
0x10 |
予約 |
|
|
0x14 |
予約 |
|
|
0x18 |
予約 |
|
|
0x1C |
予約 |
|
|
0x20 |
グローバル割り込みイネーブル |
グローバル割り込みイネーブル レジスタ |
|
0x24 |
割り込みステータス |
割り込みステータス レジスタ |
|
0x28 |
割り込みイネーブル |
割り込みイネーブル レジスタ |
|
0x2C |
予約 |
|
|
0x30 |
ジェネリック ショート パケット エントリ |
ジェネリック ショート パケットのエントリ |
|
0x34 |
予約 |
|
|
0x38 |
予約 |
|
|
0x3C |
予約 |
|
|
0x40 |
仮想チャネルのライン カウント - 0 |
仮想チャネルのライン数 - 0 |
|
0x44 |
仮想チャネルのライン カウント -1 |
仮想チャネルのライン数 - 1 |
|
0x48 |
仮想チャネルのライン カウント -2 |
仮想チャネルのライン数 - 2 |
|
0x4C |
仮想チャネルのライン カウント -3 |
仮想チャネルのライン数 - 3 |
|
0x50 |
予約 |
|
|
0x54 |
予約 |
|
|
0x58 |
予約 |
|
|
0x5C |
予約 |
|
|
0x60 |
予約 |
|
|
0x64 |
予約 |
|
|
0x68 |
予約 |
|
|
0x6C |
予約 |
|
|
0x70 |
予約 |
|
|
0x74 |
予約 |
|
|
0x78 |
ジェネリック ショート パケット
|
ジェネリック ショート パケット FIFO の
|
|
0x7C |
予約 |
|
|
注記: 1. 予約レジスタのビットはすべて読み出し専用で、値は 0 です。 2. レジスタへのアクセスはワード境界に揃っている必要があります。書き込みストローブはサポートされません。WSTRB は内部では使用しません。 3. AXI4-Lite インターフェイスの読み出しおよび書き込みアドレスは下位 7 ビット (6:0) のみがデコードされます。つまりアドレス 0x00 と 0x80 へのアクセスはどちらもアドレス 0x00 を読み出すことになります。 4. この表に記載していないアドレスへの読み出し/書き込みを実行してもエラーは返されません。 5. レジスタ空間 0x40 ～ 0x4C は、C_EN_REG_BASED_FE_GEN パラメーターが有効に設定されている場合のみ有効であり、それ以外の場合は予約領域となります。 |
||