注释： 在 AMD UltraScale™
/AMD UltraScale+™
FPGA 和 AMD Versal™
器件上支持 STAPL 编程。在 AMD Zynq™
器件和 7 系列 FPGA 上不支持 STAPL 编程。
标准测试与编程语言 (STAPL) 文件也可用于对 FPGA 和配置存储器器件进行编程。通过 AMD Vivado™ Design Suite 和 AMD Vivado™ Lab Edition 生成的 STAPL 文件包含对这些器件执行编程所需的低级别 JTAG 指令和数据。生成此文件后，边界扫描测试工具即可脱离 Vivado IDE 来单独使用。
创建 STAPL 文件的一般步骤如下所述：
- 创建 STAPL 目标。
- 向 STAPL 目标添加器件。
- 为 STAPL 链中的器件添加操作。
- 写入 STAPL 文件。
- 关闭 STAPL 目标。
- （可选）执行 STAPL。
步骤 4 按顺序记录编程操作，并将其存储为缓存文件。此缓存文件将写出至步骤 5 中的目标。此文件创建完成后，即可通过边界扫描工具来使用，或者通过 Vivado Design Suite 或 Vivado Lab Edition 工具来执行。