IBERT - 2024.1 简体中文

Vivado Design Suite 用户指南: 烧录和调试 (UG908)

Document ID
UG908
Release Date
2024-05-30
Version
2024.1 简体中文

Integrated Bit Error Ratio Tester (IBERT) Serial Analyzer 设计支持系统内串行 I/O 确认和调试。这样您即可在基于 FPGA 的系统内对自己的高速串行 I/O 链路进行测量和优化。AMD 建议使用 IBERT Serial Analyzer 设计来解决各种系统内调试和确认问题,从简单的时钟设置和连接问题到复杂的裕度分析和通道优化问题都不在话下。

AMD 建议在对接收到的信号应用接收器均衡后,使用 IBERT Serial Analyzer 设计来测量信号质量。这样可确保在发射到接收通道中的最优点执行测量,从而确保获取真实准确的数据。用户可通过在 IP 目录中选择、配置和生成 IBERT 核并选择该核的Open Example Design(打开设计示例)功能来访问此设计。请参阅 串行 I/O 硬件调试流程在硬件中调试串行 I/O 设计 以获取有关 IBERT 核以及在 Vivado Design Suite 中的使用方法论的更多详细信息。