每个调试核都具有可供更改的属性，您可更改这些属性以自定义其行为。要了解如何在 debug_core_hub 调试核上更改属性，请参阅“更改 Debug Hub 核的 BSCAN 用户扫描链”。
您还可在 ILA 调试核上更改属性。例如，要更改 ILA 调试核捕获的样本数量，请执行以下操作：
- 在Debug（调试）窗口中，选中目标 ILA 核（例如，u_ila_0）。
- 在Cell Properties（单元属性）窗口中，选中Debug Core Options（调试核选项）视图。
- 使用 C_DATA_DEPTH 下拉列表，选中期望捕获的样本数量。
在下表中可找到所有 ILA 核属性的完整描述。
| 调试核属性 | 描述 | 可能的值 |
|---|---|---|
| C_DATA_DEPTH | ILA 核可存储的数据样本的最大数量。如果增大该值，则会在 ILA 核中占用更多块 RAM，从而对设计性能产生不利影响。 |
1024（默认值） 2048 4096 8192 16384 32768 65536 131072 |
| C_TRIGIN_EN | 启用 ILA 核的 TRIG_IN 端口和 TRIG_IN_ACK 端口。 注释： 您必须使用高级网表更改命令才能将这些端口连接到设计中的信号线。如果要使用 ILA 触发器输入或输出信号，请考虑使用将 ILA 核添加到设计中的 HDL 例化方法。
|
false（默认值） true |
| C_TRIGOUT_EN | 启用 ILA 核的 TRIG_OUT 和 TRIG_OUT_ACK 端口。 注释： 您必须使用高级网表更改命令才能将这些端口连接到设计中的信号线。如果要使用 ILA 触发器输入或输出信号，请考虑使用将 ILA 核添加到设计中的 HDL 例化方法。
|
false（默认值） true |
| C_ADV_TRIGGER | 启用 ILA 核的高级触发器模式。请参阅“在硬件中调试逻辑设计”以获取有关此功能的更多详细信息。 |
false（默认值） true |
| C_MEMORY_TYPE（仅限 Versal） | 选择要用于 AXIS-ILA 走线存储器的存储器原语（BRAM 或 UltraRAM）。UltraRAM 适用于块 RAM 使用率较高的设计。 |
0 (BRAM) 1 (URAM) |
| C_INPUT_PIPE_STAGES | 在 ILA 核的 PROBE 输入上启用额外的管道阶段层级（例如，触发器寄存器）。您可使用此功能来支持 Vivado 工具将 ILA 核布局在远离设计关键部分的位置，从而提升设计的时序性能。 |
0（默认值） 1 2 3 4 5 6 |
| C_EN_STRG_QUAL | 启用 ILA 核的基本捕获控制模式。请参阅“在硬件中调试逻辑设计”以获取有关此功能的更多详细信息。 |
false（默认值） true |
| C_ALL_PROBE_SAME_MU | 启用 ILA 核的所有 PROBE 输入，使其包含相同数量的比较器（也称为“匹配单元”）。该属性应始终设置为 true。 |
true（默认值） false（不推荐） |
| C_ALL_PROBE_SAME_MU_CNT |
ILA 核的每个 PROBE 输入的比较器（或匹配单元）数量。所需的比较器数量取决于 C_ADV_TRIGGER 和 C_EN_STRG_QUAL 属性的设置： 如果 C_ADV_TRIGGER 为 false 且 C_EN_STRG_QUAL 为 false，则此项可设置为 1 到 16。 如果 C_ADV_TRIGGER 为 false 且 C_EN_STRG_QUAL 为 true，则此项可设置为 2 到 16。 如果 C_ADV_TRIGGER 为 true 且 C_EN_STRG_QUAL 为 false，则此项可设置为 1 到 16。 如果 C_ADV_TRIGGER 为 true 且 C_EN_STRG_QUAL 为 true，则此项可设置为 2 到 16。 重要：如不遵循上述规则，则可能会在实现期间生成 ILA 核时遇到错误。 |
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 |