注释： 在 AMD Versal™
器件上不支持 Vivado Debug Bridge IP。
Vivado Debug Bridge IP 核属于可提供多个选项的控制器，用于与设计中的调试核进行通信。此设计可采用扁平设计或 Dynamic Function eXchange 设计。此外，Debug Bridge IP 核还可通过配置来利用设计调试，此类设计使用 JTAG 线缆或者通过以太网、 PCIe® 或其他接口（无需 JTAG 线缆）来进行远程调试。
Debug Bridge IP 中的多种不同模式可支持多种不同用例。