并非每项设计都能始终满足时序。您可能需要为工具提供解决方案指南。布局规划支持您引导工具完成高层次层级布局或详细门电路布局。
您将通过修复最严重的问题或者最常见的问题来最大程度改进结果。例如，如果存在离群路径并且这些路径的裕量明显极差或者具有高层次的逻辑，那么首先需修复这些路径。（报告 > 时序 > 创建裕量直方图）命令可以提供离群路径视图。或者，如果在多个负时序裕量路径中出现相同的时序端点，那么改善其中一条路径可能可为该端点上其他路径实现相同的改善效果。
可考虑利用布局规划通过减少布线延迟或者增加非关键块上的逻辑密度来提高性能。逻辑密度是对应芯片上的逻辑封装紧密程度的指标。
布局规划可帮助您满足更高的时钟频率要求并提升结果的一致性。有多种方法适用于布局规划，每种方法都各有优缺点。