时钟 <clock_name>
和 <clock_name>
之间的 set_clock_groups
或 set_false_path
覆盖了 set_max_delay -datapath_only
(请参阅 Vivado IDE 的Timing Constraint窗口中的约束位置 <#>)。不建议覆盖 set_max_delay -datapath_only
约束。将时钟之间的 set_clock_groups
或 set_false_path
替换为点对点 set_false_path
约束。