如下图所示，Vivado IDE 中的“Timing Path Details”（时序路径详情）所显示的信息与前图中所示文本报告中显示的信息相同。
图 1. Vivado IDE 中的“Timing Path Details”
使用标准流程时，按 5 个列显示有关路径的信息，使用“Incremental Compile”（增量编译）时，则显示 6 个列：
- 位置
表示器件上单元或端口所在位置。
- Delay Type（延迟类型）
表示路径遵循的 unisim 原语和特定时序弧。对于信号线，它会显示扇出 (fo) 及其状态。信号线可处于以下状态：
- “Unplaced”（未布局）：驱动和负载尚未布局。
- “Estimated”（估算）：驱动和/或负载已布局。已部分布线的信号线同样报告为“estimated”。
- “Routed”（已布线）：驱动和负载均已布局，并且信号线已完全布线。
- Incr(ns) (text report) / Delay (IDE report)，即，增量（文本报告）/延迟（IDE 报告）
表示与 unisim 原语时序弧或信号线关联的增量延迟值。它还可显示约束，例如，输入/输出延迟或时钟不确定性。
- Path(ns) (text report) / Cumulative (IDE report)，即，路径（文本报告）/累积（IDE 报告）
表示位于每个路径段后的累积延迟。在给定行上，其值为来自前一行的累积值 + 当前行的增量延迟。
- Netlist Resource(s) (text report) / Logical Resource (IDE report)，即，网表资源（文本报告）/逻辑资源（IDE 报告）
表示遍历的网表对象的名称。
- Pin Reuse (Incremental Compile only)（管脚复用（仅限增量编译））
指示路径是否是从参考运行复用所得。适用的值为 ROUTING、PLACEMENT、MOVED 和 NEW。
每个增量延迟都与下列沿感应之一关联：
-
r（上升沿） -
f（下降沿）
初始时钟沿感应由用于分析的发送沿或捕获沿判定。它可由路径中任意单元反相，具体取决于时序弧的性质。例如，位于反相器输入处的上升沿在输出处会变为下降沿。
时钟沿感应有助于识别在源或目标时钟树上的时钟沿反转所导致的时序路径要求过于苛刻的问题。