Interconnect设置 - 2023.2 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 简体中文

该选项用于控制信号线延迟计算方式:根据估算的叶节点单元管脚间布线距离来计算,还是根据实际布线的信号线来计算,或者从时序分析中排除信号线延迟。对于综合后设计,该选项自动设置为“Estimated”,对于实现后设计,该选项自动设置为“Actual”。

  • “Estimated”(估算):对于未布局的单元,信号线延迟值对应于可能实现的最佳布局的延迟,基于驱动程序和负载的性质以及扇出来计算。在时序路径报告中,未布局的叶节点单元管脚之间的信号线标记为未布局 (unplaced)。

    对于已布局的单元,信号线延迟取决于驱动程序和负载之间的距离以及扇出。此信号线在时序路径报告中标记为 estimated

  • “Actual”(实际):对于已布线的信号线,信号线延迟对应于已布线的互连的实际硬件延迟。此信号线在时序路径报告中标记为 routed
  • “None”(无):在时序报告中不考虑互连延迟,信号线延迟强制为 0。

等效的 Tcl 命令: set_delay_model