适用于 AI 引擎核可编程逻辑集成的设计规划注意事项 - 2023.2 简体中文

可通过使用 Vivado 工具开发硬件与使用 Vitis 工具开发软件相结合的方式来完成 Versal 自适应 SoC 设计的开发。有多种设计方法论可用于设计开发，应根据设计流程的具体需求来选择方法论。这些方法论能显著提升设计开发流程的效率。AMD 建议在 Vivado 中开发硬件设计。如有硬件平台可用，即可在 Vitis 中使用它来开发软件组件。您可使用 Vitis 集成流程或使用 Vitis 导出到 Vivado 流程来开发 Versal 自适应 SoC 设计。

如果您已完成 AI 引擎和 HLS 软件组件开发，并且想仅在 Vivado 内继续进行硬件开发，那么 AMD 建议使用 Vitis 导出到 Vivado 流程。此流程支持您在 Vivado 内完成硬件设计开发与验证。

1. Vitis 导出到 Vivado 流程的步骤如下：
   1. 使用 Vivado 创建硬件设计。
   2. 从 Vivado 导出到可扩展的 xsa。
   3. 在 Vitis 内编译内核（AI 引擎/HLS），以生成 libadf.a 和 .xo。
   4. 通过将编译输出、extensible.xsa 和 config 文件与 --export_archive 开关相链接来生成 .vma 文件。v++ --link 并不会运行综合与实现。
   5. 将 .vma 导入 Vivado。
   6. 在 Vivado 中执行设计修改。
   7. 运行综合与实现。
   8. 使用 write_hw_platform -fixed 生成 fixed.xsa。
   9. 使用 v++ --package，从 Vivado 生成的 fixed.xsa 生成 xclbin。
   10. 将设计导入硬件。

   如需了解有关 Vitis 导出到 Vivado 流程的更多信息，请访问此链接以参阅 Vitis 统一软件平台文档：应用加速开发(UG1393) 中的相应内容。

2. 建议对 Vivado 内完成构建的硬件设计平台采用 Vitis 集成流程。此流程支持您使用平台和接入应用的 AI 引擎/HLS 软件组件。通常，硬件开发完成并且需要添加或修改软件组件时，适用此流程。此流程步骤如下：
   1. 使用 Vivado 创建硬件设计。
   2. 从 Vivado 导出到可扩展的 xsa。
   3. 在 Vitis 内编译内核（AI 引擎/HLS），以生成 libadf.a 和 .xo。
   4. 通过将编译输出、extensible.xsa 和 config 文件相链接来生成 fixed.xsa。综合与实现在此阶段中运行。固定 xsa 是由 Vitis 在结束所有设计运行后生成的。
   5. 使用 v++ --package，从 Vitis 生成的 fixed.xsa 生成 xclbin。
   6. 将设计导入硬件。

   如需了解有关报告生成的更多信息，请访问此链接以参阅 Vitis 统一软件平台文档：应用加速开发(UG1393) 中的相应内容。

3. 对于不含平台的 Vitis 设计开发，建议使用此流程来处理包含 AMD 尚未发布的评估板或平台的设计。您可通过使用此流程来开始为应用的 AI 引擎或 HLS 组件进行软件开发。此流程不需要使用 Vivado 生成的 xsa 来进行软件开发。此流程步骤如下：
   1. 利用 --part 编译 AI 引擎。
   2. 使用 v++ --link --part … 生成 XSA。
   3. 利用生成的 XSA 编译 HLS。
   4. 通过将编译输出、extensible.xsa 和 config 文件相链接来生成 fixed.xsa。综合与实现在此阶段中运行。固定 xsa 是由 Vitis 在结束所有设计运行后生成的。
   5. 使用 v++ --package，从 Vitis 生成的 fixed.xsa 生成 xclbin。
   6. 将设计导入硬件。

   如需了解更多信息，请参阅 Vitis 统一软件平台文档：应用加速开发(UG1393)。