水平方向的中间时钟根 - 2023.2 简体中文

影响 Fmax 的最大时钟扩展范围是时钟布线与分布网络所遍历的所有架构时钟区域的总和。水平布线穿过 XPIO 时钟区域时，对于 Fmax 下降没有任何影响。因此，通过为给定时钟网络分配位于最中间的垂直 NoC 列中的时钟根，即可改善 Fmax。在以下示例中，时钟区域 X12Y0 中的 BUFGCE 用于驱动时钟列 X2、X3、X4、X5、X6、X7、X8 和 X9 中的时钟负载。相比于左图中更优化的时钟根 X5Y4，左侧的时钟根 X7Y4 所得 Fmax 更低，因为在水平方向上遍历了 2 个额外的架构时钟区域，由此可得最大的时钟扩展范围。USER_CLOCK_ROOT 属性可用于在最中间的垂直 NoC 列中分配时钟根：

set_property USER_CLOCK_ROOT X5Y4 [get_nets -of [get_pins BUFGCE_inst/O]]