检查寄存器的反馈结构 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

请确保寄存器不含反馈逻辑,因为此逻辑会阻碍寄存器最优化。在以下示例中,地址寄存器会驱动 RAM 和加法器,即,无法将此寄存器打包到块 RAM 中。由此生成的电路是块 RAM,其中 dout 寄存器打包到 RAM 内以使 RAM 完全同步。但 RAM 不使用输出寄存器(DOA_REG 和 DOB_REG 将设为“0”),这样效率低下。

图 1. 检查 RAM 块周围的寄存器上是否存在反馈