每个 GT 接口都需要数个时钟，包括位于 1 个或多个 GT 四通道内的绑定 GT*_QUAD 单元之间共享的部分时钟。GT 四通道位于 Versal 器件中左侧时钟区域和最右侧时钟区域内。每个时钟区域都包含 2 个 GT 四通道、24 个 BUFG_GT/MBUFG_GT 时钟缓冲器和 1 个 DPLL。大部分 GT 时钟扇出较低，负载采用局部布局方式布局在时钟区域内关联 GT*_QUAD 旁。部分 GT 时钟可驱动整个器件上的负载，并且需要在许多时钟区域内使用时钟布线资源。
每个 GT 接口都需要数个时钟，包括位于 1 个或多个 GT 四通道内的绑定 GT*_QUAD 单元之间共享的部分时钟。GT 四通道位于 Versal 器件中左侧时钟区域和最右侧时钟区域内。每个时钟区域都包含 2 个 GT 四通道、24 个 BUFG_GT/MBUFG_GT 时钟缓冲器和 1 个 DPLL。大部分 GT 时钟扇出较低，负载采用局部布局方式布局在时钟区域内关联 GT*_QUAD 旁。部分 GT 时钟可驱动整个器件上的负载，并且需要在许多时钟区域内使用时钟布线资源。