使用 RTL 创建设计 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

AMD 需要使用 AMD Vivado™ IP integrator 来为 AMD Versal™ 器件例化并配置 CIPS 和 NoC IP。在启动和配置 Versal 器件时,需使用平台管理控制器 (PMC),它包含在 CIPS IP 中。CIPS IP 仅在 IP integrator 中可用。

AMD 建议(但不强制要求)使用 IP integrator 来为设计创建顶层 RTL 封装文件。由于 Vivado 工具可以为 NoC IP 自动连接正确的仿真模型,启用 Vivado 工具的 RTL 封装文件保留功能可以简化设计仿真。您可在 IP integrator 中配置 CIPS 和 NoC、指定到设计其余部分的所有外部接口并在顶层 RTL 中例化生成的块设计。此方法会将 CIPS 和 NoC 包含在更大的系统内,但要求您手动确保在其 RTL 封装文件内正确连接仿真模型。

注释: 如需了解有关 I/O 管脚分配进程、在 RTL 前的设计中由 PCB 设计师执行端口对齐以及使用时钟资源的更多信息,请参阅 Vivado Design Suite 用户指南:I/O 管脚分配和时钟规划(UG899)