SEM Controller コアに付属するサンプル デザインを FPGA にインプリメントして、コントローラーの動作の理解に役立てることができます。
システム レベル サンプル デザインは SEM Controller と各種プリミティブおよびヘルパー ブロックをカプセル化しており、これらのプリミティブとヘルパー ブロックが SEM Controller とほかのデバイスを接続するインターフェイスとしての役割を果たします ( 図 参照)。
スタックド シリコン インターコネクト (SSI) デバイスをターゲットにしたデザインの場合、各 SLR でソフト エラーを軽減する方法の例がシステム レベル サンプル デザインに含まれています。少なくとも、このサンプルを参考にしてください。コアに付属するサンプル デザインの詳細は サンプル デザイン を参照してください。システム レベルのポート ソリューションについては ポートの説明 を参照してください。
ヒント: <component_name>_support_wrapper.v にはソフト エラー軽減ソリューションに必須のロジックがすべて含まれているため、すべてのサブモジュールと一緒にユーザー デザインに統合することを推奨します。このソリューションは、完全に検証済みの状態で提供されています。 構造オプション を参照してください。