コアのカスタマイズおよび生成 - 3.1 日本語

UltraScale Architecture Soft Error Mitigation Controller v3.1 LogiCORE IP 製品ガイド (PG187)

Document ID
PG187
Release Date
2019-05-22
Version
3.1 日本語

ここでは、ザイリンクス ツールを使用し、Vivado Design Suite でコアをカスタマイズおよび生成する方法について説明します。 SEM Controller はデバイスへの依存性があるため、SEM IP をサポートしたデバイスを選択する必要があります。 コアをカスタマイズして生成するには、まず Vivado IP カタログで [FPGA Features and Design] [Soft Error Mitigation] を展開し、その下にある [UltraScale Soft Error Mitigation] をクリックして選択します。 [Project Manager] ウィンドウの [Details] エリアにこのソリューションに関する重要な情報が表示されます。この内容を確認してから次の手順に進みます。

Vivado IP カタログでこの IP コアをダブルクリックすると、[Customize IP] ダイアログ ボックスが開きます ( この図 )。

注記: この章には Vivado 統合設計環境 (IDE) のスクリーンショットを掲載していますが、最新バージョンの画面は異なる場合があります。

Vivado IDE の SEM Controller IP カスタマイズ画面は、次に示す 3 つのタブで構成されます。

[Basic] – IP モード、ターゲット クロック周期、コンフィギュレーション プリミティブとヘルパー ブロックの配置場所など、基本的な SEU 軽減機能のオプションを設定します。

[Advanced Mitigation] – エラー分類など、より高度な SEU 軽減機能のオプションを設定します。

[Summary] [Basic] および [Advanced Mitigation] タブで選択した IP コンフィギュレーションの内容が表示されます。IP を生成する前に、ここで設定内容を確認してください。

SEM Controller ソリューションが最終的に組み込まれるプロジェクト全体の要件が満たされるように、ここで各オプションの設定を確認し、必要に応じて変更します。次に、各オプションの詳細について説明します。

注意: SEM Controller は、生成時にターゲットとしたデバイスでしか使用できません。 あるデバイスに対して生成したコントローラーのデザイン チェックポイント (DCP) を別のデバイスおよびハードウェアをターゲットにしたより大規模なデザインで使用した場合、コントローラーはブートおよび初期化プロセスを完了しても正しく動作しません。