SEM IP コアのバリデーション - 3.1 日本語

UltraScale Architecture Soft Error Mitigation Controller v3.1 LogiCORE IP 製品ガイド (PG187)

Document ID
PG187
Release Date
2019-05-22
Version
3.1 日本語

SEM IP コアを統合したシステムでは、SEM IP コアの初期化ステート中のコンフィギュレーション メモリ システムの動作は読み出しと書き込みが混在しています。その後の監視ステートでは、SEU を検出するためにコンフィギュレーション メモリを常時スキャンするため、読み出し動作が 100% となります。地上環境におけるザイリンクスのコンフィギュレーション メモリの反転率は非常に低く (たとえばニューヨーク市の海抜 0m 地点では平均反転間隔は数十年)、SEM IP コアが監視ステートから訂正ステート (書き込み動作が発生するステート) に遷移することはほとんどありません。

SEM IP コアを統合したシステムの継続的なバリデーションでは、SEM IP コアの代表的なワークロードを使用して実環境のシステムに即したバリデーション結果が得られるようにする必要があります。 システム プロビジョニングによって SEM IP コアが初期化を完了して監視ステートに移行する場合、デフォルトのワークロードではコンフィギュレーション メモリをスキャンしてもソフト エラーはありません。これは作業が簡単であるだけでなく、バリデーションに適した代表的なワークロードともいえます。

必要であれば、SEM IP コアのエラー挿入機能を使用して散発的にエラー検出および訂正をワークロードに組み入れることもできます。

重要: 頻繁にエラーを挿入して大量のエラー検出および訂正イベントを発生させるような「ストレス テスト」は推奨しません。このようなスティミュラスは現実に即しておらず、システムの動作信頼性とは無関係なバリデーション結果となるためです。

システム バリデーションは研究開発段階だけでなく量産テストでも継続的に実施してください。SEM IP コアの場合、量産テストでのシステム プロビジョニングは SEM IP コアを有効にするだけでよいため、作業負担の増加はほとんどまたはまったくありません。