axi_noc IP コアには、1 つまたは複数の統合 DDR メモリ コントローラー (MC) を含めるように設定できます。現在のリリースのツールでは、1 つの axi_noc インスタンスに含めることのできる MC の個数は 0、1、2、または 4 です。複数の MC を含めた場合、その NoC に接続しているすべてのマスターからは 1 つのインターリーブ メモリと認識されます。
インターリーブ モードでは、アプリケーションからは 1 つのメモリ ブロックとして認識され、複数の MC をつなぎます。NoC は、AXI 要求をインターリーブ ブロック サイズのサブ要求に自動的に分割し、これらを個々の MC に交互に送信することにより、2 つまたは 4 つの MC によるインターリーブをサポートします。
axi_noc インスタンスに 1 つ以上の MC を含めた場合、[Customize IP] ダイアログ ボックスにいくつかのタブが追加されます。
- [DDR Basic]
- コントローラー/PHY モードおよびクロッキング オプションを設定できます。コントローラー タイプは、DDR4 または LPDDR4 に設定できます。クロッキング オプションには、メモリ周波数、システム クロック周期およびモードの設定が含まれます。現在のリリースでは、差動モードのクロックのみがサポートされます。
- [DDR Memory]
- 外部 DDR についてメモリ デバイスのオプション、メモリ集積度のパラメーター、JEDEC タイミング パラメーターを設定でき、さらにモード レジスタを設定できます。
- [DDR Address Mapping]
- システム アドレス ビットと DDR アドレス ビットのマップを変更します。次の 3 つのマップが定義されています。
- 行、バンク、列
- 行、列、バンク
- バンク、行、列
- [DDR Advanced]
- システム アドレス領域、および ECC、リフレッシュ、省電力に関するオプションを選択します。