クラムシェル トポロジ - 1.0 日本語

クラムシェル トポロジは、マルチランク DIMM のアドレス ミラーリングのコンセプトを採用し、コンポーネントをボードの両面 (上面と底面) に配置することにより、コンポーネント エリアを節約します。アドレス ミラーリングにより、アドレスおよび制御ポートのシグナル インテグリティが改善し、PCB 配線も容易になります。クラムシェル トポロジは、DDR4 シングル ランク コンポーネントでのみサポートされます。［Clamshell］ オプションは、NoC コンフィギュレーション GUI の ［DDR Memory］ タブにあります。

コンポーネントは、非ミラーおよびミラーの 2 つのカテゴリに分類されます。次の図に示すように、ミラー コンポーネントについては、追加のチップ セレクト信号が 1 つ、デザインに追加されます。この例の図では、2 つのチップ セレクト信号以外に 2 つの CK ペアがあることに注意してください。これは、5 つのシングル ランク、x16 DDP デバイスでは、1 つの CK ペア上の負荷が 9 ダイを超えてしまうためです。1 つの CK ペア上の負荷の数が 9 を超えると、シグナル インテグリティの問題が発生します。PCB のデザイン ガイドラインの詳細は、 『Versal ACAP PCB デザイン ユーザー ガイド』 (UG863: 英語版、日本語版) を参照してください。