NMU128 (低レイテンシ) - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

NMU128 は、CIPS などのハード化されたブロックの低レイテンシの要件に最適化されています。NMU128 の AXI データ幅は 128 ビットに固定されています。NMU128 は AXI4-Stream プロトコルをサポートせず、マスターで定義されるデスティネーション ID をサポートしません。それ以外は、NMU512 のすべての機能をサポートします。