PHY は外部 DDR4 または LPDDR4/4X SDRAM デバイスへの低レベル物理インターフェイス、およびこの物理インターフェイスの動作信頼性を確保するためのキャリブレーション ロジック一式で構成されます。PHY はメモリ デバイスとのインターフェイスに必要な信号のタイミングおよびシーケンスを生成します。
PHY には次の機能があります。
- クロック/アドレス/制御信号用の生成ロジック
- 書き込みおよび読み出しデータパス
- 電源投入後の SDRAM 初期化ロジック
さらに、システムの静的遅延および動的遅延に対応するために、読み出しおよび書き込みデータパスのタイミング トレーニングを実行するキャリブレーション ロジックもあります。