高扇出时钟 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

高扇出时钟覆盖了 SSI 技术器件的几乎整个 SLR 或单片器件的几乎所有时钟区域。下图显示了覆盖了 SSI 技术器件的几乎整个 SLR 的高扇出时钟,其中 BUFGCE 驱动以红色显示。

图 1. 覆盖整个 SLR 的高扇出时钟

注释: 在单一设计中使用的时钟数量如果超过 24 个,则可能会导致出现需要特殊设计考量或其他提前规划方可解决的问题。
重要: 在 ZHOLD 和 BUF_IN 补偿模式下,MMCM 反馈时钟路径与 CLKOUT0 时钟路径在布线轨道、时钟根位置和分布轨道方面相匹配。因此,当时钟缓冲器与时钟根相距很远时,反馈时钟可以视为高扇出时钟。