Vivado Design Suite 包含一组方法论相关 DRC，可供您使用 report_methodology Tcl 命令来运行。此命令针对以下每个设计阶段都具有相应的规则：
- 在综合前，在细化 RTL 设计中用于确认 RTL 结构
- 在综合后，用于确认网表和约束
- 在实现后，用于确认约束和时序相关问题。
建议： 为了最大限度发挥作用，请在每个设计阶段运行方法论 DRC，并解决其中的严重警告 (Critical Warnings) 和警告 (Warnings)，然后再继续执行下一个阶段。
如需了解有关设计方法论 DRC 的更多信息，请参阅 Vivado Design Suite Tcl 命令参考指南(UG835) 中的 report_methodology Tcl 命令。