其他时序方法 DRC - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

其他 TIMING 和 XDC 检查可用于识别如下约束:可能导致运行时间增加的约束、覆盖现有约束的约束,或者对网表名称变更非常敏感的约束。相应的信息可用于调试约束冲突。请务必留意 TIMING-28 检查(自动衍生的时钟,供时序约束引用),因为修改设计源代码并重新同步时,自动衍生的时钟名称可能发生更改。在此情况下,先前定义的约束将不再有效,或者将应用到错误的时序路径。