在多通道接口中,主通道可以为接口的所有 GT*CHANNEL 生成 [RT]XUSRCLK[2]。如果某个多通道接口跨多个四通道,那么对于来自参考时钟源的 GT*CHANNEL,允许的最大距离为上下各 2 个时钟区域。
下图显示了 1 个多四通道接口。GT*CHANNEL 以黄色标记,TXUSRCLK 采用蓝色高亮,TXUSRCLK2 以红色高亮显示。驱动 TXUSRCLK 和 TXUSRCLK2 的 BUFG_GT 位于中间四通道内,并分别以蓝色和红色标记。
图 1. 用于多四通道接口的 TXUSRCLK/TXUSRCLK2 时钟布局
如果 GT 接口包含在单四通道内,那么布局器会将 BUFG_GT 时钟作为局部时钟来处理。在此情况下,布局器会尝试将 BUFG_GT 时钟负载以水平方式布局在时钟区域内的 BUFG_GT 附近,从包含 BUFG_GT 的时钟区域开始,并且可能占用多达器件一半的宽度。
要覆盖布局器区域时钟约束,请将任意 BUFG_GT 时钟负载分配到 Pblock。下图显示了 1 个单四通道接口。GT*CHANNEL 以黄色标记,TXUSRCLK 采用蓝色高亮,TXUSRCLK2 以红色高亮显示。所有 TXUSRCLK2 负载都与 GT*CHANNEL 布局在相同时钟区域内。
图 2. 单四通道接口的 TXUSRCLK/TXUSRCLK2 时钟布线