有效的起点和端点 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

应用约束时,工具在 log 日志文件中报告路径分段。您必须使用有效的起点和端点来避免此类问题:

起点
时钟、时钟管脚、时序单元(表示单元的有效起点管脚)、输入或输入输出端口。
端点
时钟、时序单元的输入数据管脚、时序单元(表示单元的有效端点管脚)、输出或输入输出端口。

如需了解有关路径分段的详细信息,请访问此链接以参阅 Vivado Design Suite 用户指南:使用约束(UG903) 中的相应内容。