PCIE - 2023.2 简体中文

电源设计管理器 用户指南 (UG1556)

Document ID
UG1556
Release Date
2023-10-18
Version
2023.2 简体中文

AMD Versal™ 自适应 SoC 器件具有专用 PCIe® 核,位于 MAC 列中,显示为PCIe。它是不含嵌入式 DMA 引擎的独立 Gen4x8 核,并支持 Gen1、Gen2、Gen3 和 Gen4 线速率。链路宽度为 x1、x2、x4、x8 或 x16(仅限 Gen1-3 速度才支持 x16 配置)。 PCIe® 块、块 RAM/UltraRAM、GT 和互连结构时钟设置能实现 3 层 PCI Express 协议:物理层、数据链路层和传输事务层。如需了解更多信息,请参阅 Versal Adaptive SoC Integrated Block for PCI Express LogiCORE IP 产品指南(PG343)

Versal Premium 器件支持 PCIe5,它可支持最高 Gen5x4 数据速率。

PCIe/PCIe5 硬核块可从PCIe页面或GTY/GTYP页面下的Create GTY/GTYP Wizard(创建 GTY/GTYP 向导)进行填充。

图 1. PCIe 视图
图 2. PCIe 配置