DFX デザインでは、ネットワーク オン チップ (NoC) ネットワークは、デザインのスタティック領域とダイナミック領域の両方に分散させることも、1 つの領域内に収めることもできます。次の図は、4 つの簡略化した NoC ネットワークを示して、この概念を説明しています。
図 1. DFX デザイン フローでサポートれる NoC トポロジ
- Network-0
- この NoC トポロジには、スタティック領域内に位置するソース (NMU) とターゲット (NSU) の両コンポーネントが含まれます。DFX フローの親インプリメンテーション フェーズでは、このネットワークのサービス品質 (QoS) パラメーターが決まります。QoS 要件を満たす NoC コンパイラ ソリューションには、読み出し帯域幅、書き込み帯域幅、レイテンシ、位置などの要素が含まれ、このソリューションはスタティック領域内に固定されます。これにより、後続の子 RM インプリメンテーションは、決まった QoS パラメーターに従います。
- Network-1
- この NoC トポロジでは、ソース コンポーネント (NMU) はスタティック領域に配置され、ターゲット コンポーネント (NSU) はダイナミック領域に配置されます。DFX パーティション間の通信を容易にするため、スタティック領域内のペリフェラルは、イングレス エンドポイント NMU を介して NoC ネットワークにアクセスし、イグレス エンドポイント NSU を介して出力して、ダイナミック領域内のペリフェラルと通信します。
- Network-2
- この NoC トポロジでは、ソース コンポーネント (NMU) がダイナミック領域に配置され、ターゲット コンポーネント (NSU) がスタティック領域に配置されている点を除けば、Network-1 トポロジと類似しています。このトポロジの一般的なユースケースの 1 つは、ダイナミック領域のプログラマブル ロジック (PL) ペリフェラルがスタティック領域の DDR メモリ リソースにアクセスすることです。Versal デバイスでは、DDR メモリ コントローラーは NoC ターゲット エンドポイント (NSU) です。
- Network-3
- DFX デザインの柔軟性に関して、最も汎用性が高い NoC トポロジです。ネットワークの両端点、ソース コンポーネント (NMU) とターゲット コンポーネント (NSU) は、ダイナミック領域内に配置されます。この結果、このトポロジは、各リコンフィギャラブル モジュールの特定の要件に合わせて完全にリコンフィギュレーションできます。