XPIO は 54 ピンで 1 バンクを構成し、高性能インターフェイスと低速インターフェイス両方をサポートするためのリソースを備えています。各 XPIO は XPHY を使用してデータ ストリームのアライメント、シリアライズ、およびデシリアライズを実行できます。各 XPIO には、低速 SDR および DDR インターフェイスをサポートするための I/O インターコネクト ロジック (IOL) リソースのほか、粗粒度のデータ アライメントのためのリソースもあります。XPIO の入力および出力バッファーには高い信号品質をサポートするためのリソースがあり、シングルエンドおよび差動 I/O 規格を幅広くサポートします。
- 1.0V、1.2V、1.35V、および 1.5V バンク電圧規格
- 高速データ ストリームのアライメント、シリアライズ/デシリアライズを実行する XPHY ロジック リソース
- 低帯域幅の SDR および DDR ロジックを簡単にサポートできる IOL ロジック リソース
- 内部生成した VREF をニブル境界で共有可能
- キャリブレーション済み出力駆動をサポート
- キャリブレーション済み内部終端
- 内部差動終端
- 内部バイアスをサポート
- トランスミッター プリエンファシスおよびレシーバー イコライゼーション
- MIPI D-PHY および ONFI インターフェイスをネイティブにサポート
- 1:8、1:4、および 1:2 のシリアライズ/デシリアライズ比をサポート