理解时序报告 - 2023.2 简体中文

Versal 自适应 SoC 系统集成和确认方法指南 (UG1388)

Document ID
UG1388
Release Date
2023-11-15
Version
2023.2 简体中文

“Timing Summary”(时序汇总)报告可提供设计的时序特性与所提供的约束对比的高层次信息。验收时请复查“Timing Summary”(时序汇总)报告提供的数据:

总体负时序裕量 (TNS)
针对整个设计或针对特定时钟域中的每个端点的建立/恢复违例的总和。最差建立/恢复时序裕量为最差负时序裕量 (WNS)。
总体保持时序裕量 (THS)
针对整个设计或针对特定时钟域中的每个端点的保持/移除违例的总和。最差保持/移除时序裕量为最差保持时序裕量 (WHS)。
总体脉冲宽度时序裕量 (TPWS)
针对整个设计或针对特定时钟域中的每个时钟管脚执行以下检查时的违例总和:
  • 最小低脉冲宽度
  • 最小高脉冲宽度
  • 最小周期
  • 最大周期
  • 最大偏差(相同叶节点单元的 2 个时钟管脚之间)
最差脉冲宽度时序裕量 (WPWS)
对任何给定时钟管脚执行的所有脉冲宽度、周期或偏差检查的最差时序裕量。

总时序裕量(TNS、THS 或者 TPWS)仅可反映设计中的违例情况。当所有时序检查均符合要求时,总时序裕量为零 (null)。

时序路径报告可提供详细计算方法,用于在任意逻辑路径上检查任何时序的时序裕量。在完全约束的设计中,每条路径必须满足 1 个或多个需求,以确保相关逻辑能够可靠运作。

WNS、TNS、WHS 和 THS 涵盖的主要检查源于时序单元的功能需求:

建立时间
在到达下一个有效时钟沿之前,新数据必须保持稳定可用状态才可供安全捕获的时间量。
保持要求
在有效时钟沿到来后,数据必须保持稳定状态以避免捕获无用值的时间量。
恢复时间
异步复位信号切换到无效状态的时间与下一个有效时钟沿之间所需的最短时间。
移除时间
在有效时钟沿到来后,异步复位信号可安全切换到其不活动状态之前所需的最短时间。

有 1 个简单示例,即连接到相同时钟信号线的 2 个触发器之间的路径。

在时钟信号线上定义时序时钟之后,时序分析就会在最保守但又合理的工作条件下对目标触发器的数据管脚执行建立时间和保持时间检查。当建立和保持时序裕量均为正值后,即可在源触发器到目标触发器之间执行安全的数据传输。

如需了解有关时序分析的更多信息,请访问此链接以参阅 Vivado Design Suite 用户指南:设计分析与收敛技巧(UG906) 中的相应内容。