以下技术文档是非常实用的补充资料,可配合本指南一起使用:
- Versal 自适应 SoC 技术参考手册(AM011)
- Versal 自适应 SoC NoC 和集成存储器控制器 NPI 寄存器参考资料(AM019)
- AXI Verification IP LogiCORE IP 产品指南(PG267)
- Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 产品指南(PG313)
- Versal Adaptive SoC Transceivers Wizard LogiCORE IP 产品指南(PG331)
- Virtual Input/Output (VIO) with AXI4‑Stream Interface LogiCORE IP 产品指南(PG364)
- Vivado Design Suite Tcl 命令参考指南(UG835)
- Vivado Design Suite 用户指南:逻辑仿真(UG900)
- Vivado Design Suite 用户指南:综合(UG901)
- Vivado Design Suite 用户指南:使用约束(UG903)
- Vivado Design Suite 用户指南:实现(UG904)
- Vivado Design Suite 用户指南:设计分析与收敛技巧(UG906)
- Vivado Design Suite 用户指南:功耗分析与最优化(UG907)
- Vivado Design Suite 用户指南:编程和调试(UG908)
- Vivado Design Suite 属性参考指南(UG912)
- 适用于 FPGA 和 SoC 的 UltraFast 设计方法指南(UG949)
- Vivado Design Suite 用户指南:采用 IP integrator 设计 IP 子系统(UG994)
- AI 引擎工具和流程用户指南 (UG1076)
- AI 引擎内核与计算图编程指南 (UG1079)
- Versal 自适应 SoC 设计指南(UG1273)
- Versal 自适应 SoC 系统软件开发者指南(UG1304)
- Versal 自适应 SoC 硬件、IP 和平台开发方法指南(UG1387)
- Vitis 统一软件平台文档:应用加速开发(UG1393)
- Vitis HLS 用户指南 (UG1399)
- Vitis 嵌入式软件开发流程文档(UG1400)
- Versal 自适应 SoC 系统和解决方案规划方法指南(UG1504)
- Versal 自适应 SoC 开发板系统设计方法指南(UG1506)
- SmartLynq+ 模块用户指南(UG1514)