对于以 Versal 自适应 SoC 为目标的设计，AMD 需要使用 Vivado IP integrator。平台管理控制器 (PMC) 包含在 CIPS IP 中，可用于启动和配置 Versal 器件。Versal CIPS IP 仅在 IP integrator 块设计中可用。因此，必须使用 Vivado IP integrator 至少创建部分 Versal 自适应 SoC 设计。
Vivado IP integrator 是基于 Tcl 的图形化工具，支持您将基于 AMD IP 和用户封装的 IP 的各种子系统组合到整体设计中。这样您就可以在设计画布上对来自 Vivado IP 目录的 IP 核进行例化，并在这些 IP 核之间建立互连。Vivado IP integrator 是专为简化基于 Versal 自适应 SoC AXI 的 IP 连接而设计的。Vivado IP integrator 还可为 GT IP 和连接 IP（如 MRMAC IP）提供特殊支持，从而简化基于 GT 的设计创建和 I/O 管脚分配。
对于 Versal 器件，如果其设计按不同域（PS/PL/AI 引擎）进行分区，那么可借助 IP integrator 来简化此类设计的集成。例如，您可在 PL 域内创建硬件平台，其中包含各种块，用于执行计算以及连接到 PS 域、外部存储器和 I/O。此硬件平台还可连接到 AI 引擎块。
以下是使用 IP integrator 的益处：
- 允许在特定于 Versal 器件的块之间执行自动配置更新
- 允许在各块之间自动建立连接，这样可防止出错
- 允许自动定义系统地址映射
- 提供与 Vitis 工具的无缝交互，允许导出定制硬件平台
您可通过以下方式来使用 IP integrator 块设计 (BD)：
- 作为子模块包含在设计中
- 作为设计层级的顶层
以下章节提供了有关您可从 Vivado IP integrator 访问的重要 IP 的信息，这些 IP 可供您用于创建和配置自己的 Versal 自适应 SoC 设计。如需了解有关使用方法信息以及常规硬件平台生成信息，请参阅 Vivado Design Suite 用户指南：采用 IP integrator 设计 IP 子系统(UG994)。