ネットワーク オン チップ (NoC) は、PL、PS、およびその他の統合ブロックの IP エンドポイント間でデータを転送する高速通信サブシステムであり、統一的なダイ内部接続を提供します。NoC のマスターおよびスレーブ インターフェイスは、AXI3、AXI4、または AXI4-Stream として構成できます。NoC はこれらの AXI インターフェイスを 128 ビット幅の NoC パケット プロトコルに変換します。水平 NoC (HNoC) および垂直 NoC (VNoC) を介して、データをデバイス全体に渡り水平方向および垂直方向に移動します。
HNoC は、Versal アダプティブ SoC の下部と上部にあり、I/O バンクと統合ブロック (プロセッサ、メモリ コントローラー、PCIe など) の近くに配置されています。 VNoC の数 (最大 8) は、デバイスと DDR メモリ コントローラーの数 (最大 4 つの DDR メモリ コントローラー、または Versal AI エッジ シリーズ Gen 2 および Versal プライム シリーズ Gen 2 の場合は最大 8 つの DDR メモリ コントローラー) によって異なります。
スタックド シリコン インターコネクト テクノロジ (SSIT) を使用する Versal デバイスでは、NoC は NoC ダイ間ブリッジ (NIDB) を使用して SLR (Super Logic Region) 間を接続します。AXI プロトコルの詳細は、 『Vivado Design Suite: AXI リファレンス ガイド』 (UG1037) を参照してください。
NoC のデータパスを使用する前に、ブート初期段階で NoC プログラミング インターフェイス (NPI) を用いて NoC をコンフィギュレーション/プログラムする必要があります。NPI は、NoC レジスタをプログラムして配線テーブル、レート変調、および QoS 構成を定義します。NPI から NoC をプログラムする際、通常ユーザーによる設定は不要です。プログラミングは完全に自動化されており、プラットフォーム管理コントローラー (PMC) に組み込まれた NPI コントローラーによって実行されます。
ブートおよびコンフィギュレーションの詳細は、 『Versal アダプティブ SoC テクニカル リファレンス マニュアル』 (AM011) または 『Versal AI エッジ/プライム シリーズ Gen 2 テクニカル リファレンス マニュアル』 (AM026) を参照してください。
Versal アダプティブ SoC NoC IP は、Versal アダプティブ SoC NoC の論理表現として機能します。NoC の主な機能は、DDR コントローラーとその他のデバイス間でデータを効率的に移動することです。Versal アダプティブ SoC NoC IP によって、複数のマスターが共有 DDR メモリ コントローラーに高いサービス品質 (QoS) でアクセスできるようになります。PS または PL を DDR メモリ コントローラーに接続する場合は、AXI NoC IP が必要です。AXI NoC IP を使用することで、PS と PL 間、または PL 内のデザイン モジュール間の接続も構築できます。
NoC IP の詳細および性能については、 『Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 製品ガイド』 (PG313) または 『Programmable Network on Chip (NoC2) LogiCORE IP 製品ガイド』 (PG406) および 『Integrated DDR5/LPDDR5/5X Memory Controller LogiCORE IP 製品ガイド』 (PG456) を参照してください。