Versal アダプティブ SoC の GT コンポーネントは、従来のコモン/チャネルから、GT クワッド レベルに変更されています。GT の共有を可能にするには、GT ウィザード フローを変更して Vivado IP インテグレーターを使用します。Vivado IP インテグレーターを使用して、1 つまたは複数の GT クワッドを使用するシステム デザインを構築します。カスタム IP のデザイン入力は、Bridge IP を介して GT クワッドに接続されます。この IP は、ブロック オートメーションを使用して 1 つまたは複数の GT クワッド ベースの IP をインスタンシエート、設定、および接続します。詳細は、 『Versal Adaptive SoC Transceivers Wizard LogiCORE IP 製品ガイド』 (PG331) を参照してください。
Transceivers Wizard に加えて、AMD は Versal Adaptive SoC Transceiver Subsystem IP も提供しています。この IP は、トランシーバーの実装に対して、より高い抽象度で統合されたアプローチを提供します。Transceivers Wizard はカスタム プロトコルを開発するために GT プリミティブに低レベルでアクセスする機能を提供します。一方、Transceiver Subsystem IP は、あらかじめ構成済みのプロトコル スタック、統合されたクロック/リセット管理、そして PCIe やイーサネットなどの標準プロトコルを簡単に実装するためのシステム レベルの接続機能を備えています。標準プロトコルを実装するユーザーや、システム レベルでの統合が必要なユーザーは、Transceiver Subsystem を最初に使用することが推奨されます。Transceiver Subsystem IP の詳細は、 『Versal Adaptive SoC Transceiver Subsystem 製品ガイド』 (PG442) を参照してください。
デザインを Versal デバイスに移行する際、標準プロトコル用途では Transceiver Subsystem IP の使用を検討してください。この IP は、システム統合機能を内蔵しており、よりスムーズで効率的な移行を可能にします。ただし、どの IP を選択する場合でも、GT クワッドのレイアウトおよびサポートされているコンフィギュレーション オプションについて理解しておく必要があります。詳細なアーキテクチャの違いについては、 『Versal アダプティブ SoC GTY および GTYP トランシーバー アーキテクチャ マニュアル』 (AM002) および 『Versal アダプティブ SoC GTM トランシーバー アーキテクチャ マニュアル』 (AM017) を参照してください。