reg_dpu_reset - 4.1 日本語

DPUCZDX8G IP に統合されたすべての DPUCZDX8G コアのリセットを制御します。このレジスタの下位 4 ビットで、最大 4 つの DPUCZDX8G コアのリセットを制御します。これらのリセット信号はいずれもアクティブ High です。次の表に reg_dpu_reset の詳細を示します。